跳轉到

6.1 指令管線化（Pipelining）與分支預測（Branch Prediction）：讓 CPU 同時處理多道指令的工業美學#

「流水線」不是英特爾的發明，是福特汽車的發明。把裝配線的思想搬進晶片，是 1980 年代效能革命的核心引擎。

一、管線化：把一條指令拆成工序#

一條指令的執行可拆成標準工序：

若每個工序佔一個時脈週期、不重疊，每條指令要 5 週期；管線化讓五個工序重疊——第 5 週期起，每個週期都「同時」有 5 條指令在生產線的不同工位上。理想情況下吞吐量提升 5 倍（單條指令延遲不變，但整體產能大增）。

\[\text{非管線：每條指令 } 5 \text{ 週期} \qquad \text{管線後：趨近每週期 } 1 \text{ 條指令完成}\]

管線的級數後來不斷加深：486（5 級）→ Pentium（5 級雙管）→ Pentium 4（20–31 級！）→ 現代 x86（14–20 級）。級數越深，單週期工作越少、時脈越能拉高——但代價也越大（見分支錯誤的懲罰）。

二、三個「堵線」的難題#

管線的美夢被三種冒險（hazard）破壞：

  1. 結構冒險：兩條指令搶同一個硬體資源 → 解法：把快取分成指令快取與資料快取（哈佛化的折衷，正對應 1.3 的馮·諾伊曼瓶頸）。
  2. 資料冒險：後面的指令要用前面指令還沒寫回的結果 → 解法：旁路/前遞（forwarding），直接把結果從生產線後段跳傳給前段，不必等寫回。
  3. 控制冒險：遇到分支指令，下一條該取誰？→ 這是最頭痛的問題，催生了分支預測。

三、分支預測：賭徒的演算法#

分支指令（if、while、for）在一般程式中占 15–25%，若每次分支都停線等結果，深管線的效能損失是災難性的（20 級管線猜錯一次，丟掉 20 週期的工作）。於是 CPU 成為賭徒：

  • 靜態預測：規則固定（如「向後跳預測為真、向前跳為假」——迴圈通常向後跳）；
  • 1 位元/2 位元飽和計數器：記住上次的結果，兩次錯才改變預測（對付振盪分支）；
  • 分支目標緩衝（BTB）：快取每個分支的目標位址，連「跳去哪」都直接猜；
  • 兩層自適應預測（gshare 等）：用全域歷史模式匹配——「過去三次的結果序列是 011 時，這次會跳嗎？」——本質上是硬體裡的小型機器學習。

1993 年的 Pentium 已配備 BTB；1990 年代末，兩層預測器把預測準確率推到 95–99%。每一個百分點都價值連城：在 5 GHz 的晶片上，一次錯誤預測的懲罰是 15–20 週期。Spectre 攻擊（2018）正是利用「推測執行留下的痕跡」洩漏資料——賭得太快，賭桌會留指紋。

四、誰先做了管線？#

歷史脈絡常被簡化，值得還原：

  • 1961 年 IBM Stretch 與 1964 年 CDC 6600（Seymour Cray 設計）已是管線與超純量思想的先驅；
  • 1966 年 IBM System/360 Model 91 實作了亂序執行（Tomasulo 演算法）——比 RISC 革命早了二十年；
  • MIPS R2000/R3000、SPARC 把「乾淨的管線」變成可量產的教科書產品；
  • i486（1989）是英特爾第一顆真正管線化的 x86；Pentium（1993）做到雙管線（U/V pair），初步超純量。

五、教學與文化的影響#

管線化把 CPU 設計從「邏輯正確」升級為「吞吐量工程」——平均情況最佳化，允許個別情況變慢。這種「統計思維」滲透進整個計算機工程文化：快取替換策略、動態排程、推測執行，全都是「用統計規律換平均效能」。

歷史因果鏈：福特裝配線的思想 → IBM/CDC 先驅 → RISC 把管線變乾淨 → 分支預測成為關鍵 → 超深管線的極限（Pentium 4 的教訓，第七章功耗牆）→ 推測執行的安全陰影（Spectre）。下一節：比管線更狠的黑魔法——亂序執行。