2024 - 先進封裝設備（混合鍵合與 CoWoS：AI 算力時代的第二戰場）#

案件摘要#

2023–2025 年，AI 晶片（GPU/HBM）把先進封裝變成新的瓶頸—— 台積電 CoWoS 產能三年內翻四倍、混合鍵合（hybrid bonding）量產：

\[ \text{前段（前後道：電晶體）} \xrightarrow{\text{AI 需求}} \text{後段（封裝：3D 堆疊）成為新瓶頸} \]

Cu-Cu 直接金屬鍵合（dishing < 1 nm、節距 < 10 μm）由 EVG、Besi、SUSS、ASMPT 等鍵合設備廠供應；前段設備巨頭（AMAT、Lam、KLA）全面進攻後段—— 「後段是新前段」——設備史的戰場轉移。

摩爾定律的放緩：電晶體密度成長趨緩（$3 nm 之後成本不降反升）—— 「More than Moore」：晶片堆疊（3D）與異質整合（chiplet）接力；
HBM 的召喚：高頻寬記憶體（HBM）需要 TSV + 堆疊—— 焊線（wire bond）的帶寬物理性不足；
CoWoS 的產能危機（2023–24）：AI 晶片（NVIDIA H100/B200）需要矽中介層（interposer）——CoWoS 產能是 AI 晶片的瓶頸；
偵推：算力需求把封裝從「成本中心」變成「技術中心」—— 設備史的戰場轉移到後段。

表面活化（Ar 電漿）後 Cu-Cu 直接金屬鍵合：

\[ \text{Cu 表面（dishing < 1 nm）} \xrightarrow{\text{表面活化 + 溫壓}} \text{Cu-Cu 金屬鍵} \]

dishing 規格 < 1 nm：鍵合的前提是原子級平坦—— CMP 的規格被傳染到後段（見 1988-IBM化學機械研磨.md）；
節距路線圖：40 μm（2020）→ 10 μm（2024）→ 3 μm（2026+）；
偵推：混合鍵合 = 「前段的平坦化 + 後段的鍵合」—— 設備史的分類（前段/後段）正在崩解。

\[ \text{SF}_6\text{（蝕刻）} \leftrightarrow \text{C}_4\text{F}_8\text{（鈍化）} \quad (\text{DRIE，深寬比 } 10:1\text{+}) \]

TSV（矽穿孔）需要 10:1+ 深寬比——Bosch 製程（1994，見 1974-電漿蝕刻.md）從 MEMS 跨到 3D 封裝——蝕刻設備的戰場轉移。

公司	後段布局
Besi（荷）	混合鍵合機（2023+ 量產）
ASMPT（港）	熱壓鍵合（TC bonder，HBM 用）
EVG（奧）	混合鍵合/光刻（前後段通吃）
AMAT/Lam/KLA	CMP、蝕刻、檢測進攻後段
台積電 SoIC / Intel Foveros Direct	自研製程 + 外購設備

封裝設備市場爆發：2025 年先進封裝設備 >$100 億—— 後段設備營收成長率 > 前段。
前後段的崩解：混合鍵合讓「前段設備（CMP/蝕刻/檢測）」直接進後段—— 設備業的分類重構。
CoWoS 的產能競賽：2023 年 ~15K 片/月 → 2025 年 70K+—— AI 需求把封裝產能變成戰略資源（與 EUV 同等地位）。
下一站：玻璃基板（2026+）、光互連（CPO）—— 封裝的摩爾定律才剛開始。
偵探教訓：2024 年證明了「當前段物理見頂，戰場轉移到後段」—— 與 1916 年 CZ 爐的教訓呼應：設備史永遠在尋找下一個瓶頸。