2025：台積電 2nm 與「1 奈米時代」 — 原子尺度工程與台灣的最後護城河#
案情#
2025 年，台積電 2nm（N2）製程在新竹寶山量產，首次採用 GAA（Gate-All-Around）電晶體與背面供電（Backside Power Delivery）。台灣持續保持全球製程領先，且與最接近競爭者的差距擴大到 1.5–2 代。
前因#
- 3nm（N3, 2022）後，FinFET 達到物理極限（通道寬度不足以抑制漏電）。
- GAA（奈米片電晶體）：把通道從「魚鰭」改為「水平奈米片」，閘極四面包圍——控制力更強、漏電更低。
- 背面供電（BSPDN）：把電源線從正面移到背面，釋放正面空間給訊號。
線索與推理#
2nm 的物理挑戰：
\[ I_{ON} = W \cdot \frac{\mu \cdot C_{ox}}{2L} (V_{GS} - V_{TH})^2 \]
- 縮小 L（通道長度）會導致短通道效應（漏電）。
- GAA 用「增加閘極接觸面」來維持 \(I_{ON}/I_{OFF}\) 比值——用結構創新對抗物理極限。
奈米片的數學：
\[ W_{通道} = n \cdot w_{片} \quad (\text{n 片疊層，寬度可調}) \]
設計師可以調整片的寬度來平衡效能與功耗——電晶體第一次成為「可參數化的設計物件」。
台積電的領先結構：
| 節點 | 台積電 | 三星 | Intel | 差距 |
|---|---|---|---|---|
| 3nm | 2022 量產 | 2022（GAA） | 2024 | — |
| 2nm | 2025 量產 | 2026 | 2026 | 1 年 |
| 1.4nm | 2028（規劃） | — | — | 領先 |
台積電的護城河 = 製程 + 良率 + 客戶信任 + 供應鏈的乘積：
\[ V_{競爭力} = T_{製程} \times Y_{良率} \times C_{客戶} \times S_{供應鏈} \]
任何一項為零，總值為零——台積電四項都在高位。
理論：摩爾定律的終局與「原子尺度」#
- 2nm 的閘極氧化層只有 5 層原子（SiO2/HfO2 疊層）。
- 每層原子厚度 ≈ 0.3nm → 再往下就是量子穿隧的世界。
- 摩爾定律的數學極限：當通道厚度接近電子波長（~5nm），量子效應主導——經典 CMOS 的終點在 1nm 附近。
\[ \lambda_{電子} \sim 5\text{nm}, \quad T_{通道} \to 3\text{nm} \Rightarrow \text{量子穿隧主導} \]
之後的「摩爾定律」不再是縮小，而是異質整合（3D 堆疊、Chiplet、新計算架構）——台積電的 SoIC/CoWoS 正是這條路的領導者。
後果#
- 2025–2030：台積電資本支出每年 400 億美元以上，新竹寶山、台中、高雄三地同步擴建。
- 高雄廠（楠梓）成為 2nm 主要生產基地——台灣半導體的地理重心南移。
- 「1nm 時代」的競爭是封裝 + 材料 + 新架構的競爭——台灣在每一項都有全球頂尖供應商。
- 台灣的最後護城河：不只是製程，而是整個生態系（人才、供應鏈、客戶信任、社會基礎設施）。
冷案檔案#
- 時間：2025 年
- 案由：摩爾定律的最後一哩，與台灣生態系的終極驗證
- 歷史定位：從 1964 年 GI 來台封裝第一顆電晶體，到 2025 年量產 2nm GAA——60 年，台灣從「接單組裝」走到「人類製造能力的邊界」。