1965-摩爾定律與IC設計#

案件摘要#

1965 年，Fairchild 的 Gordon Moore 在《Electronics》雜誌上畫出一條直線：積體電路上的元件數每年翻倍。這條「經驗曲線」後來成為整個半導體產業的製程路線圖與設計方法學的總指揮，支配了 IC 世界六十年。

前因 -- 為什麼會有這個案子#

1958 年 Kilby 與 1959 年 Noyce 分別發明積體電路，但初期 IC 成本極高，只在軍事與太空領域使用。
1964 年 Moore 準備一篇「積體電路的未來」預測文章時，手邊只有少量資料點：1959 年單晶上約 1 個元件、1964 年約 32 個元件。
他把這幾個點畫在半對數座標紙上，發現竟近似一條直線——每翻一倍，時間間隔大致相同。
線索的源頭是一個簡單的經濟觀察：最低成本的單晶複雜度每年增加約一倍。

線索與推理 -- 數學式、程式、理論#

原始觀察（1965）#

Moore 1965 年的原話是：「The complexity for minimum component costs has increased at a rate of roughly a factor of two per year.」 - 原始版本：每年元件數翻倍（10 年成長 \(2^{10} = 1024\) 倍）。 - 他甚至大膽預測：到 1975 年，單晶可容納 65,000 個元件。

1975 年修正#

1975 年 IEDM 會議上，Moore 重新檢視資料，發現實際成長率是每兩年翻倍：

\[ N(t) = N_0 \cdot 2^{t/T}, \quad T = 2\ \text{年} \]

其中 \(N_0\) 為初始電晶體數， \(t\) 為經過年數， \(T\) 為倍增週期。修正的原因有三： 1. 晶片面積成長比預期慢； 2. 光刻線寬縮小有極限； 3. 「未使用晶體面積」的削減（如記憶體的規則結構）紅利已耗盡。

Dennard 縮放（1974）#

1974 年 IBM 的 Robert Dennard 提出 MOSFET 等比縮放（scaling）理論，解釋了「為什麼摩爾定律可以持續而不過熱」。若幾何尺寸縮小 \(S\) 倍（ \(L, W, t_{ox} \to L/S, W/S, t_{ox}/S\) ）：

參數	縮放關係
尺寸 \(L, W, t_{ox}\)	\(\frac{1}{S}\)
電壓 \(V\)	\(\frac{1}{S}\)
電流 \(I_D\)	\(\frac{1}{S}\)
延遲 \(CV/I\)	\(\frac{1}{S}\)
功耗 \(P = IV\)	\(\frac{1}{S^2}\)
功耗密度 \(P/A\)	不變
電晶體密度	\(S^2\)

電晶體飽和電流：

\[ I_D = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{GS}-V_{th})^2 \]

尺寸等比縮小時 \(\frac{W}{L}\) 不變、 \(C_{ox} \propto 1/t_{ox}\) 增大 \(S\) 倍、 \(V\) 縮小 \(S\) 倍，故 \(I_D \propto 1/S\) 。

功耗密度與頻率牆#

Dennard 縮放在 2005 年前後崩壞：電壓無法再降（ \(V_{th}\) 的亞閾值漏電 \(I_{leak} \propto e^{-V_{th}/(nkT/q)}\) 隨 \(V_{th}\) 下降而暴增），功耗密度不再守恆： - 頻率牆（~2004）：單核時脈卡在 3–4 GHz，無法再提升，業界被迫轉向多核心。 - 功耗牆：暗矽（dark silicon）問題——晶片上做得出電晶體，卻不能同時全部通電。

摩爾定律對 IC 設計方法學的驅動#

電晶體每兩年翻倍 → 設計生產力必須同步翻倍，否則「設計生產力鴻溝」爆發。
驅動了：EDA 工具（SPICE 1973、DRC/LVS、放置繞線 Place & Route）、硬體描述語言（VHDL 1987 / Verilog 1984）、IP 重用與標準單元庫（standard cell）、後來的 SoC 與矽編譯。
ITRS / IRDS（International Roadmap for Devices and Systems）把摩爾定律制度化為產業路線圖。

Python：電晶體數對數成長圖#

import numpy as np
import matplotlib.pyplot as plt

years = np.arange(1971, 2027, 2)
# 以 Intel 4004 (2300 電晶體) 為起點，T = 2 年
N = 2300 * 2 ** ((years - 1971) / 2)

plt.semilogy(years, N, 'o-', label=r'$N_0 \cdot 2^{t/2}$')
plt.scatter([2021], [5.4e10], color='r', zorder=5, label='Apple M1 (實際)')
plt.xlabel('Year'); plt.ylabel('Transistors per chip')
plt.title("Moore's Law: N(t) = N0 * 2^(t/T)")
plt.legend(); plt.grid(True, which='both', alpha=0.3)
plt.show()

半對數圖上近似直線，正是摩爾定律「指數成長」的視覺證據。

結案 -- 後果與影響#

摩爾定律從「觀察」變成「自我實現的預言」：晶圓廠、EDA 公司、設計團隊都以兩年節奏規劃。
催生微處理器（1971 Intel 4004）、DRAM（1970 Intel 1103）、個人電腦、智慧型手機整條產業鏈。
2010 年代後，等效摩爾定律靠 3D 堆疊、FinFET、EUV 光刻、Chiplet 延續；「More than Moore」成為新口號。
2025 年 Moore 的定律不再以純粹密度成長，但其精神——單位成本的功能持續倍增——仍是半導體業的核心信念。

關鍵人物與文獻#

Gordon Moore（1929–2023）：Fairchild/Intel 共同創辦人。G.E. Moore, "Cramming more components onto integrated circuits," Electronics, 38(8), 1965.
Robert Dennard（1932–2024）：IBM 研究員、DRAM 發明人。R.H. Dennard et al., "Design of ion-implanted MOSFET's with very small physical dimensions," IEEE JSSC, 1974.
ITRS/IRDS Roadmap（IEEE）。