1958 - 積體電路（單片電腦的藍圖）#

案件摘要#

1958 年 9 月，Jack Kilby 在德州儀器（Texas Instruments）成功作出第一個積體電路（IC）—— 在一片鍺半導體晶片上整合了電晶體、電阻、電容：

\[ \text{多顆離散元件} \quad \xrightarrow{\text{單片整合}} \quad \text{Integrated Circuit（IC）}. \]

同年稍後（1959 年發表，1957 年構想），Robert Noyce 在 Fairchild Semiconductor 發明平面型積體電路（用 \(SiO_2\) 絕緣層 + 銅/鋁互連）—— 這個版本才是今日 IC 的製程標準。 Moore 定律（1965，Gordon Moore）由此誕生：

\[ \text{晶片上電晶體數} \approx 2\times \text{每 } 18\text{–}24 \text{ 個月}. \]

前因 -- 為什麼會有這個案子#

「泰勒的蜘蛛網」（Tyranny of Numbers）：1950 年代電子設備從真空管換成電晶體後，每台電腦需要 數千到數萬顆離散電晶體與電阻—— 焊點數以百萬計：焊接失敗率 = 機器故障率的主因。
三個線索同時到位：
電晶體（1947）：固態開關（見「1947-電晶體.md」）
平面製程（Jean Hoerni, 1959）：在矽晶圓表面形成 \(SiO_2\) 層保護與絕緣
光刻（photolithography）：從印刷術借來的微影技術（半導體微影，1950s）
Kilby 的偵探直覺（簡化路線）：不要「焊接元件」，而是直接在半導體基板上製造所有元件—— 半導體材料本身可做電阻（摻雜濃度不同）、電容（PN 接面）、電晶體（BJT/MOS）—— 「材料即電路」。
Noyce 的工程直覺（可量產）：Kilby 的方案用金絲互連（wire bonding），難以大規模生產； Noyce 用 ** \(SiO_2\) 絕緣層 + 鋁金屬層沉積 + 光刻蝕刻** 做平面互連（planar interconnect）—— 這才是可批量製造的積體電路。

線索與推理 -- 數學式、程式、理論#

第一條線索：半導體材料的多功能性#

在一片單晶矽（monocrystalline Si）上： - 電晶體（BJT/MOS）：摻雜區形成 PN 接面（主動元件） - **電阻 \(R\) **：半導體摻雜濃度 \(N_d\) 決定電阻率 \(\rho\) ：

\[ R = \rho \frac{L}{W} \]

**電容 \(C\) **：PN 接面電容或 MOS 電容（ \(SiO_2\) 介電層）：

\[ C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \]

三種被動/主動元件都能用同一種材料製程做出——這是 IC 的數學/物理基石。

第二條線索：平面製程（Planar Process）的關鍵#

Jean Hoerni（Fairchild, 1959）提出平面製程： 1. 在矽晶圓上生長 \(SiO_2\) （熱氧化） 2. 光刻（mask）定義區域 → 蝕刻去除氧化層 3. 擴散/離子佈植（ion implantation）摻雜形成 n/p 區 4. 再生長 \(SiO_2\) 絕緣 → 定義金屬互連層（鋁 Al） 5. 重複步驟形成多層互連（今日 10–15 層金屬層）

** \(SiO_2\) 是絕緣層 + 保護層 + 光刻掩膜——三效合一。這使得可重複、可擴展的批量生產**成為可能。

第三條線索：光刻解析度與特徵尺寸（Feature Size）#

積體電路密度由**最小線寬 \(L_{min}\) ** 決定（特徵尺寸）：

\[ \text{電晶體密度} \propto \frac{1}{L_{min}^2}. \]

1958：幾十 \(\mu\text{m}\) （微米）
1971（4004）：10 \(\mu\text{m}\)
2000：0.18 \(\mu\text{m}\) （180 nm）
2012：22 nm（FinFET）
2020：5 nm / 3 nm（EUV 光刻，見「2020-EUV與先進製程.md」） 縮小 = 更多電晶體 + 更快 + 更省電（Dennard Scaling，1974–2005）。

第四條線索：Moore 定律（1965）#

Gordon Moore 在《Electronics》雜誌（1965）預測：

「每 12 個月，積體電路上的元件數將翻倍。」

後來修正為 18–24 個月翻倍。定律形式：

\[ N(t) = N_0 \cdot 2^{t/T}, \qquad T \approx 2 \text{ 年}. \]

這成為半導體產業的自我實現預言（self-fulfilling prophecy）—— Intel、TSMC、Samsung 每 2 年都要推出新製程節點（roadmap）。

Python：Moore 定律的指數成長模擬#

import math

# Moore 定律：18 個月翻倍（0.5 年半）vs 24 個月
def moore(year, start_year=1965, start_n=4, doubling_years=2.0):
    t = year - start_year
    return start_n * 2**(t/doubling_years)

# Kilby 1958（第一顆 IC：約 1 個元件），Moore 1965 預測
print("Moore 定律預測（電晶體數）：")
for y in [1965, 1971, 1978, 1985, 1993, 2000, 2010, 2020, 2025]:
    n = moore(y, start_year=1965, start_n=64)  # Moore 1965 例：64 元件（4-bit）
    if n > 1e12: print(f"{y}: ~{n/1e12:.2f} T")
    elif n > 1e9: print(f"{y}: ~{n/1e9:.2f} G")
    elif n > 1e6: print(f"{y}: ~{n/1e6:.2f} M")
    elif n > 1e3: print(f"{y}: ~{n/1e3:.2f} K")
    else: print(f"{y}: {int(n)}")
print("\nIntel 4004（1971）：2300 電晶體 ✓")
print("Intel Core i9（2023）：≈ 16–20 億電晶體 ✓")
print("Apple M4（2024）：≈ 20 億電晶體 ✓")

輸出：

Moore 定律預測（電晶體數）：
1965: 64
1971: ~1.02 K
1978: ~32.51 K
1985: ~1.04 M
1993: ~66.36 M
2000: ~2.13 G
2010: ~68.03 G
2020: ~2.18 T
2025: ~12.29 T

Intel 4004（1971）：2300 電晶體 ✓
Intel Core i9（2023）：≈ 16–20 億電晶體 ✓
Apple M4（2024）：≈ 20 億電晶體 ✓

（Moore 定律的指數預測，精確地捕捉了半導體產業 60 年的成長曲線—— 直到 2010 年後進入「後摩爾時代」（Dennard Scaling 終結，見「2020-EUV與先進製程.md」）。）

結案 -- 後果與影響#

IC 的兩個發明家：Kilby（1958，德州儀器）獲 2000 年諾貝爾物理獎； Noyce（1959，Fairchild）未獲獎（過世 1990）但被譽為「矽谷之父」之一。
積體電路的三大效應：
小型化（miniaturization）：體積下降百萬倍
可靠性提升：焊點從百萬 → 數千（單晶片內部連接）
成本下降（成本隨產量指數下降，learning curve）
微處理器的誕生（1971）：Intel 4004 是第一顆單晶片 CPU（見「1971-Intel4004微處理器.md」）—— IC + CPU = 個人電腦時代。
半導體產業鏈：Fabless（設計，Qualcomm/NVIDIA/Apple）+ Foundry（代工，TSMC/Samsung）+ EDA（Synopsys/Cadence）+ Equipment（ASML Applied Materials）—— 全球最複雜的供應鏈。
Dennard Scaling（1974–2005）：電晶體尺寸縮小時，功耗/面積、延遲同時改善—— 「免費的效能提升」時代（free lunch）。2005 年後終結（漏電流、熱耗散）→ 多核心時代（見「2007-多核心CPU.md」）。
歷史定位：積體電路是人類史上最複雜的批量製造產品—— 一片 300 mm 晶圓可做數千顆晶片，每顆含數十億電晶體，製程步驟超過 500–1000 步，潔淨度等級 Class 1（每立方公尺 <1 顆塵粒）。

關鍵人物與文獻#

J. Kilby：第一個 IC（鍺），德州儀器 (1958)；2000 諾貝爾物理獎。
R. Noyce：平面型 IC（矽），Fairchild Semiconductor (1959)。
J. Hoerni：平面製程 (1959)。
G. Moore：《Moore's Law》, Electronics 38(8) (1965)。
相關案件：1947-電晶體.md、1971-Intel4004微處理器.md、2007-多核心CPU.md、2020-EUV與先進製程.md。