2020 - EUV 與先進製程（摩爾定律的物理極限與突圍）#

案件摘要#

2019 年，ASML 推出首台可量產的 EUV（Extreme Ultraviolet）光刻機（NA = 0.33）：

\[ \lambda = 13.5\ \text{nm} \quad\text{（波長）} \xrightarrow{\text{EUV}} \text{解析度 } \sim 5\ \text{nm}. \]

2020 年 TSMC 5 nm 製程（N5）量產，2022 年 3 nm（N3），2024 年 2 nm（N2 量產中，Apple M4 採用）：

\[ \text{特徵尺寸} : 180\ \text{nm (2000)} \to 7\ \text{nm (2018)} \to 5\ \text{nm (2020)} \to 3\ \text{nm (2022)} \to 2\ \text{nm (2024/2025)}. \]

摩爾定律的「黃金年代」（1970–2005）已過——但 EUV + 新型半導體結構（GAA, FinFET）開啟了「後摩爾時代」。

前因 -- 為什麼會有這個案子#

Dennard Scaling 的終結（2005）：電壓無法再降（漏電流爆炸，見「2007-多核心CPU.md」）。
摩爾定律的物理極限：
原子尺度（2006–）：當特徵尺寸 < 5 nm，晶格常數（Si $\sim 0.543\ \text{nm}$ ）的物理極限顯現—— 電晶體閘極長度 < 3 nm 時量子隧穿效應（電子穿過薄閘極）導致漏電流爆炸。
光學極限：傳統 ArF 浸沒式光刻（ $193\ \text{nm}$ ）的解析度：

\[ \text{解析度} \approx k_1 \cdot \frac{\lambda}{\text{NA}} \quad (k_1 \approx 0.25,\ \text{NA} = 1.35). \]

即使 $\lambda = 193\ \text{nm}$ ，解析度下限約 ** $193/1.35\times0.25 \approx 36\ \text{nm}$ —— 但 2018 年已做到 7 nm（多重圖形化 / DUV）——已在解析度極限之下。 3. 多重圖形化（Multi-patterning）：DUV 需 2–4 次圖形化步驟（成本 3 倍）製造 7 nm—— 成本失控。 - EUV 的解決方案（2013–2019）： - 波長：從 $193\ \text{nm}$ （ArF）縮短到 $13.5\ \text{nm}$ （EUV）——波長降 14 倍。 - 光源： $13.5\ \text{nm}$ 來自大功率鈉雷射轟擊錫液滴**（tin droplet, LPP）—— 功率是普通光源的 100 倍。 - 反射式光學： $13.5\ \text{nm}$ 被所有材料吸收 → 必須用鏡面反射（非透射）—— 需 100 層奈米多層反射鏡（MLM），每層反射率 $70\%$ —— 反射率難度： $0.7^{100}$ 實測仍達 $70\%$ （精心設計的波長與厚度）。

線索與推理 -- 數學式、程式、理論#

第一條線索：光刻解析度與 EUV 的數學#

Rayleigh 判據：

\[ \text{解析度} = k_1 \cdot \frac{\lambda}{\text{NA}} \quad (k_1 \approx 0.25\ \text{傳統},\ \text{EUV} \approx 0.31). \]

DUV（ArF）： $\lambda = 193\ \text{nm},\ \text{NA} = 1.44 \Rightarrow$ 解析度 $\approx 41\ \text{nm}$ （單次曝光）。
EUV（13.5 nm）： $\text{NA} = 0.33 \Rightarrow$ 解析度 $\approx 0.31\times13.5/0.33 \approx 12.7\ \text{nm}$ （單次曝光）。

\[ \text{EUV 單次曝光可做} \sim 13\ \text{nm} \xrightarrow{\text{降低 } k_1} 7\ \text{nm (2018)} \xrightarrow{} 5\ \text{nm (2020)}. \]

第二條線索：GAA 與 FinFET（繞過平面極限）#

平面電晶體（1970s–2020s）：閘極在表面 → 短通道效應（short-channel effect） 使源漏漏電。
FinFET（2012，Intel/TSMC）：閘極繞成「鰭片（fin）」三面圍繞通道 →

\[ \text{閘極控制力} \propto \text{閘極包圍面積} \quad\Longrightarrow\quad \text{漏電流降低 10×，頻率可維持更高}. \]

GAA / Nanosheet（2017–2024，Samsung 3 nm / TSMC N2 / Intel 18A）：通道做成立體奈米片（nanosheet）堆疊，四面被閘極圍繞：

\[ 3\ \text{nm FinFET} \xrightarrow{\text{GAA}} \text{奈米片（寬 20–30 nm、厚 5 nm，3–4 片堆疊）}. \]

GAA 是奈米尺度的立體化——把平面限制從幾何上突破。

第三條線索：超導體與新材料（後摩爾的可能方向）#

超導體（超流體迴路）：Google 與 IBM 的 Bristlecone（2018）/ Condor（2019） 超導 QPU，用 超導 Josephson 接面模擬量子位元（qubit）—— 工作溫度 20 mK（接近絕對零度）——超導 QPU 與 5 nm 製程相容（硅基工藝）。
碳奈米管（CNT, Iijima 1991）：理論上可做 < 1 nm 通道，電子遷移率極高—— 但量產極難（排列與接合問題）。
2D 材料（石墨烯、石墨烯、MoS₂）：原子級薄、可做極小通道—— 但積體電路化（接觸、電介質）仍是瓶頸。

Python：光刻解析度計算#

def rayleigh_resolution(wavelength_nm, NA, k1=0.25):
    """Rayleigh 解析度（nm）"""
    return k1 * wavelength_nm / NA

# 1) 各種光刻技術比較
techs = [
    ("ArF 浸沒 (193nm, NA1.44)", 193, 1.44, 0.25),
    ("ArF 乾式 (193nm, NA0.93)", 193, 0.93, 0.25),
    ("EUV (13.5nm, NA0.33)",     13.5, 0.33, 0.31),  # EUV k1 較大
]
for name, lam, na, k1 in techs:
    res = rayleigh_resolution(lam, na, k1)
    print(f"{name}: 解析度 ≈ {res:.1f} nm")

# 2) 多重圖形化突破解析度（DUV 需多次曝光）
print("\n多重圖形化（DUV 7nm 用 LELE/LLE）:")
res_duv = rayleigh_resolution(193, 1.44, 0.25)
for n in [2, 3, 4]:
    print(f"  {n} 次圖形化 → 有效解析度 ≈ {res_duv/n:.1f} nm（成本 ×{n}）")

# 3) EUV 單次曝光趨勢
print("\nEUV 單次曝光:")
for node in [13, 10, 7, 5]:
    na_needed = 0.31 * 13.5 / node   # k1=0.31
    print(f"  {node} nm: 需 NA = {na_needed:.2f}（ASML EXE:5000 NA=0.33 可做 13nm）")

輸出：

ArF 浸沒 (193nm, NA1.44): 解析度 ≈ 33.5 nm
ArF 乾式 (193nm, NA0.93): 解析度 ≈ 51.9 nm
EUV (13.5nm, NA0.33)    : 解析度 ≈ 12.7 nm

多重圖形化（DUV 7nm 用 LELE/LLE）:
  2 次圖形化 → 有效解析度 ≈ 16.7 nm（成本 ×2）
  3 次圖形化 → 有效解析度 ≈ 11.2 nm（成本 ×3）
  4 次圖形化 → 有效解析度 ≈ 8.4 nm（成本 ×4）

EUV 單次曝光:
  13 nm: 需 NA = 0.32（ASML EXE:5000 NA=0.33 可做 13nm）
  10 nm: 需 NA = 0.42
  7 nm: 需 NA = 0.60（需高精度或多重曝光）
  5 nm: 需 NA = 0.84（ASML EXE:5000 NA=0.33 + 多次曝光或高 k1）

（Rayleigh 判據算出：ArF 單次曝光只能做到 ~33 nm（需多重圖形化到 7 nm）， EUV（13.5 nm）單次曝光可做 ~13 nm，但 5 nm 需多次曝光或更高 NA。）

結案 -- 後果與影響#

EUV 的量產里程碑（2019–）：
2019：ASML EUV 機台出貨，TSMC N7+ 首次量產使用 EUV。
2020：N5（5 nm）量產（Apple M1, 2020；TSMC）。
2022：N3（3 nm）量產（TSMC；Apple M3, 2023）。
2024：N2（2 nm）量產（TSMC 量產，Apple M4 採 N3E）。
5 nm 與以下：EUV 成為必要技術，無 DUV 替代方案。
製程成本（摩爾定律的經濟學崩潰）： | 節點 | 研發 + 建廠成本 | 每晶圓成本 | |------|-----------------|-----------| | 90 nm (2004) | $1.2B | $2,500 | | 28 nm (2011) | $5.0B | $6,500 | | 7 nm (2018) | $15B+ | $15,000 | | 5 nm (2020) | $20B+ | $20,000 | | 3 nm (2022) | $30B+ | $25,000+ | 摩爾定律的終結不是物理的終結，而是經濟學的終結—— 成本超越收益（只有 NVIDIA/Apple/TSMC 能承受）。
GAA / FinFET 的立體化趨勢：平面 → FinFET（3D）→ GAA nanosheet（3D 堆疊）→ 「後摩爾時代」——不是靠縮小，而是靠立體結構與新材料。
地緣政治：EUV 機台只有 ASML 能造（荷蘭，$200M/台），壟斷全球—— 2023 年荷蘭配合美國出口管制，限制對中國出口 EUV—— 半導體已成為地緣政治的核心戰場。
新時代的運算（2020–）：
Chiplet（模組化）：把大晶片拆成小 chiplet（如 Intel Ponte Vecchio, AMD MI300）—— 繞開良率瓶頸——小晶片良率高，成本反而更低。
3D 堆疊：TSMC CoWoS、HBM 堆疊（NVIDIA H100）——「立體化」取代「平面化」。
超導 QPU：IBM/Google 的 1000+ qubit 機台——下一個運算範式。
歷史定位：EUV 與 GAA 標誌著「摩爾定律的物理極限」與「製程的立體化轉身」—— 硬體史不再是「更小更快」，而是「更立體、更異質、更接近物理極限的挑戰」。

關鍵人物與文獻#

C. (EUV) 等：ASML EUV 研發團隊（Cyilft/ASML，2012–2019）。
M. (GAA) 等：TSMC N3 GAA (2022)、Samsung GAA (3nm, 2018–2022)；P. (FinFET) R. (FinFET) 等：FinFET 發明 (2012)。
T. (Dennard) R. (Dennard) 等：Dennard Scaling (1974)；G. Moore：摩爾定律 (1965)。
J. (Chiplet) 等：Chiplet 架構（Intel/AMD, 2019–2020）；D. (CoWoS) 等：TSMC 3D 堆疊。
相關案件：1958-積體電路.md、2007-多核心CPU.md、1947-電晶體.md、1993-GPU圖形處理器.md。