1984-Xilinx 創立#

案件摘要#

（1984 年 2 月，Ross Freeman、Bernard Vonderschmitt、James Barnett 在加州 San Jose 創立 Xilinx。前 Zilog 工程師 Freeman 察覺 CMOS SRAM 電晶體面積已小到「可以容忍大量可程式化開關的開銷」，並悟出摩爾定律會讓這個開銷相對遞減。本案追查三種組態技術的數學取捨、這個關鍵洞察的定量論證，以及一場被創投反覆拒絕的創業風險分析。）

前因 -- 為什麼會會有這個案子#

1970 年代末至 1980 年代初，數位系統設計者的困境集中在一個字：ASIC 的 NRE（Non-Recurring Engineering，一次性工程費用）。一片全客戶化 ASIC 的光罩與設計費用動輒數萬至數十萬美元，設計週期以「季」計，而且一旦流片後發現錯誤，只能重來一輪——燒掉錢與時間。PAL/GAL 雖然便宜好用，但規模太小（數十個閘），裝不下真正的系統級邏輯。

Ross Freeman 當時任職於 Zilog（Z80 微處理器的公司），負責先進電路開發。他在 1983 年前後洞察到一件事：隨著 CMOS 製程微縮，單一電晶體的面積急劇縮小，使得「為了可程式化而付出的開關開銷」在相對比例上變得可以容忍。換句話說：過去工程師嫌「用一大堆開關搭邏輯」太浪費，但當電晶體便宜到這種程度，「浪費」的絕對值變小、而邏輯功能（如 LUT）的價值不變——用空間換彈性的交換比，隨摩爾定律不斷改善。

Freeman 帶著這個想法，與 Zilog 的行銷副總裁 Bernard Vonderschmitt（曾任 RCA 半導體主管）以及 James Barnett 一起，於 1984 年 2 月在加州 San Jose 創立 Xilinx。創業路並不平坦：多家創投拒絕了「可程式化晶片」的商業計畫——投資人普遍質疑「為什麼要為彈性付晶片面積的代價」，以及「晶片閘數貴得離譜，誰會買」。最終團隊以股份換取台積電（TSMC）的代工承諾（當時台積電剛創立於 1987 年前的代工模式前身，Xilinx 先後與 Seiko、台積電等合作），以堅定的價值主張撐過募資寒冬。這個案子就是：Freeman 的洞察究竟對在哪裡？

線索與推理 -- 數學式、程式、理論（本體，最詳細）#

線索一：三種組態技術的數學取捨——SRAM vs 反熔絲 vs EEPROM#

FPGA 的核心是「可程式化開關」：在邏輯平面與路由網路的交叉點上，用某種技術決定導通與否。1984 年當時有三種候選：

技術	原理	面積 overhead	\(R_{on}\) （導通電阻）	可重寫	揮發性
SRAM 位元	傳輸閘由 SRAM 儲存格控制	大（6T 儲存格 + 傳輸閘）	中（單電晶體傳輸閘約 1～2 kΩ 級）	是（無限次）	揮發（斷電即失）
反熔絲（antifuse）	高壓擊穿介電層形成永久導通	小（僅交叉點，二端元件）	低（約 20～100 Ω）	否（OTP）	非揮發
EEPROM 浮閘	浮閘電荷改變電晶體 \(V_{th}\)	中（浮閘電晶體 + 儲存）	中高	是（百次級）	非揮發

定量推理：

（a）SRAM 的面積 overhead：一個 6T SRAM 儲存格約需 6 個電晶體，加上控制用的傳輸閘（1 個電晶體）約 7 個電晶體。若一個基本邏輯單元本身需要 \(N_L\) 個電晶體（例如 4 輸入 LUT 用 16 個 SRAM 儲存格 + 多工器 + 正反器），則 overhead 比例為：

\[ r = \frac{S_{\mathrm{switch}}}{S_{\mathrm{logic}}} = \frac{7 \times n_{\mathrm{switch}}}{N_L} \]

1984 年的 \(n_{\mathrm{switch}}\) 若達數百（每個 CLB 周邊的路由開關），SRAM 路由 overhead 可能達邏輯本體的 2～3 倍。這正是當年創投質疑的依據。

（b）on-resistance 與速度：開關的導通電阻 \(R_{on}\) 與線路電容 \(C_{\mathrm{line}}\) 構成 RC 延遲：

\[ t_{\mathrm{route}} \approx 0.69\, R_{on}\, C_{\mathrm{line}} \]

反熔絲的 \(R_{on}\) 最低（約 20～100 Ω），故反熔絲 FPGA（如 Actel 的產品）速度較快；SRAM 傳輸閘的 \(R_{on}\) 較高（約 1～2 kΩ），路由延遲較大。但 SRAM 開關可以做成雙向傳輸閘（CMOS 傳輸閘 = NMOS+PMOS 並聯），且製程微縮時 \(R_{on}\) 隨之下降。

（c）Freeman 的抉擇：選 SRAM 的推理是——反熔絲不可重寫（失去「反覆修改」的核心價值）、EEPROM 寫入次數有限且需要高壓電路（charge pump 佔面積）、SRAM 雖揮發但可以用「上電時從外部串列 PROM 載入組態」解決，且製程完全標準 CMOS，不需特殊製程步驟（反熔絲需要額外的介電層製程、EEPROM 需要雙層閘與薄氧化層）。製程相容性意味著可以直接用最先進的標準 CMOS 代工——這在 1984 年代意味著：摩爾定律的每一個進步都直接為 Xilinx 所用。

線索二：Freeman 的關鍵洞察——overhead 比例隨摩爾定律遞減#

Freeman 洞察的定量形式：定義 overhead 比例

\[ r = \frac{S_{\mathrm{switch}}}{S_{\mathrm{logic}}} \]

其中 \(S_{\mathrm{switch}}\) 為可程式開關總面積、 \(S_{\mathrm{logic}}\) 為邏輯功能本體面積。設摩爾定律使電晶體面積每兩年減半（縮小因子 \(k = 1/\sqrt{2}\) 每代，兩年兩代）：

開關面積 \(S_{\mathrm{switch}} \to S_{\mathrm{switch}} / 2\) （每兩年）
邏輯面積 \(S_{\mathrm{logic}} \to S_{\mathrm{logic}} / 2\) （每兩年）

表面上看 \(r\) 不變！但推理的微妙處在：當面積變便宜，設計者會放進更多邏輯功能。若晶片總預算面積 \(S_{\mathrm{total}}\) 固定，摩爾定律每兩年使可用總面積（以功能計）翻倍，則可容納的邏輯量 \(S_{\mathrm{logic}}\) 翻倍、開關量 \(S_{\mathrm{switch}}\) 也翻倍，但單位邏輯功能所攤提的開關成本（以美元計）減半：

\[ \text{單位功能的開關成本} \propto \frac{S_{\mathrm{switch}} \cdot c}{S_{\mathrm{logic}}} = r \cdot c \xrightarrow{\text{每兩年}} \frac{r \cdot c}{2} \]

其中 \(c\) 是單位面積成本（亦隨微縮下降）。論證表格：

年份	製程節點（約）	電晶體面積（相對）	開關的美元成本（相對）	「可容忍開關數」
1984	2 µm	1	1	基準（數千開關）
1986	1.5 µm	1/2	~1/2	×2
1988	1 µm	1/4	~1/4	×4
1990	0.8 µm	1/8	~1/8	×8
1992	0.6 µm	1/16	~1/16	×16

換句話說：「為彈性付出的開關開銷」是一筆固定比例的稅，但稅基隨摩爾定律指數下降。1984 年這筆稅看起來沉重（創投的質疑），但 Freeman 看到的是 1988、1992 年——屆時稅已微不足道，而「可重組態」的價值（省 NRE、縮短上市時間、支援改版）不變甚至上升。這是典型的「押注指數曲線」的創業邏輯，與後來 NVIDIA 押注 GPU 通用計算的邏輯同構。

線索三：Freeman 洞察的第二層——LUT 思想的誕生#

Freeman 的專利（美國專利 4,642,487，1987 年核准，"Configurable electrical interconnect system" 等系列）與 XC2064 的設計中，另一個關鍵思想是：不用「閘級可程式」（如 PLA 的 AND-OR 平面），而用「查找表（LUT）」作為邏輯單元。

傳統 PLD 的思路是「固定兩級結構 + 可程式連接」，彈性受兩級結構限制；Freeman 的思路是「小型記憶體 + 可程式路由」——一個 \(n\) 輸入 LUT 就是一個 \(2^n \times 1\) 的 SRAM，任何 \(n\) 輸入布林函數都能裝進去，不需要任何化簡。這條思想線將在 1985 年的下一個案子（XC2064）中完整展開；此處要指出的是：Freeman 的洞察其實是兩件事的合體——（1）SRAM 開關的面積開銷隨微縮遞減（經濟論證），（2）以 LUT 取代閘級結構（架構論證）。

線索四：創業風險分析#

以當年（1984）的視角做風險評估：

風險	描述	團隊的緩解策略
技術風險	SRAM 開關 overhead 大，速度/密度輸給 ASIC 與閘陣列	押注摩爾定律；LUT 架構使邏輯密度相對最大化
市場風險	「晶片這麼貴，誰會買彈性」	鎖定 ASIC NRE 太貴/交期太長的痛點族群：原型開發、小量生產、需要快速改版的系統
製程風險	需要最先進 CMOS 代工，但 Xilinx 無晶圓廠（fabless）	與 Seiko Epson、台積電等建立代工關係，成為 fabless 商業模式的先驅之一
資金風險	創投拒絕，募資艱辛	創辦人以股份換代工承諾；先做小規模產品（XC2064）驗證市場
供應鏈風險	揮發性 SRAM 需要外部組態 PROM	一起設計配套的串列組態 PROM（XC1736 等），把劣勢變成整體解決方案的賣點

推理的關鍵：這些風險共同指向一個判斷——「彈性」的市場是否存在取決於 NRE 費用與時間成本。只要 ASIC 的 NRE 保持昂貴（而它確實一直昂貴），FPGA 的價值主張就成立。1984 年的判斷在 1985 年 XC2064 問世後得到驗證。

結案 -- 後果與影響#

Xilinx 的創立與 Freeman 的洞察，開啟了半導體產業的一個全新類別。1985 年 XC2064 問世後，FPGA 從被創投嘲笑的「貴的彈性晶片」，成長為數百億美元的產業，今日更進入資料中心、5G、自駕車、AI 推論等核心場景。

確立「SRAM 組態 + LUT 邏輯 + 可程式路由」的 FPGA 架構範式，至今仍是主流。
確立 fabless 商業模式的可行性，與台積電的代工關係成為半導體分工史的經典案例。
「押注摩爾定律讓可程式化開銷相對遞減」的指數曲線思維，成為半導體新創的經典創業邏輯。
Ross Freeman 被後世尊為「FPGA 之父」。
Xilinx 於 2020 年被 AMD 以 350 億美元併購，見證 FPGA 與 CPU/GPU 的融合。

關鍵人物與文獻#

Ross Freeman（Zilog → Xilinx 共同創辦人）：FPGA 構想的原創者，美國專利 4,642,487 等；1989 年過世，2009 年入選美國發明家名人堂（National Inventors Hall of Fame），被尊為 FPGA 之父。
Bernard Vonderschmitt（Zilog/RCA → Xilinx 共同創辦人）：行銷與商業模式的主導者，fabless 模式的推手。
James Barnett（Xilinx 共同創辦人）：早期技術與團隊建構的關鍵角色。
Xilinx：《The Programmable Logic Data Book》與 XC2000 系列資料手冊。
TSMC：1987 年創立的純代工模式，與 Xilinx 的長期合作成為 fabless 產業的基石。
Steve Trimberger：《Three Generations of FPGA Evolution》（FPGA 論文，回顧三世代架構演化）與《FPGA: A Reconfigurable Computing Primer》。
S. Brown 與 J. Rose：《Architecture of FPGAs and CPLDs: A Tutorial》（IEEE Design & Test，1996）——FPGA 架構的經典教學文獻。
教科書：Wayne Wolf《FPGA-Based System Design》、Trimberger（編）《Field-Programmable Gate Array Technology》。