第3章 組合電路合成#

合成（Synthesis）是把「邏輯函數描述」轉成「實際電路結構」的關鍵一步，也是 EDA 演算法最密集的領域之一。本章依序介紹多級邏輯優化（如何在代數層次縮短電路深度與面積）、二分決策圖 BDD（布林函數的正規形表示，支援高效操作）、以及 LUT 映射（FPGA 上合成電路的實際方法）。讀完本章，你將理解從真值表到電路實作之間每一步所使用的核心演算法。這三個主題的層次分明：多級邏輯優化工作在「表示式」層次，決定邏輯被寫成什麼形狀；BDD 工作在「函數」層次，提供唯一正規形以支援等效判斷與高效運算；LUT 映射則工作在「目標架構」層次，把抽象邏輯落到 FPGA 的實際硬體資源上。三者的演算法（kernel 提取、Shannon 展開、cut 枚舉）也分別展示了搜尋、動態規劃與不動點等本書反覆出現的計算範式。