用Verilog學計算機結構#

一本「動手做」的計算機結構教科書：從邏輯閘開始，用 Verilog 逐步打造出自己的 RISC-V 處理器，歷經單週期、多週期、五級流水線、快取與 I/O 子系統，最後整合成 SoC 在 FPGA 上跑裸機 C 程式，並做微架構效能量測與改進。全書程式碼皆可搭配開源工具鏈（iverilog/Verilator/Yosys/nextpnr）與低成本 FPGA 板（Basys3/Arty）實作。