2.2 微影、植入與退火：閘極是怎麼被畫出來的#

電晶體的設計圖再漂亮，最終都要回答一個問題：如何在指甲大小的晶圓上，把數百億個奈米級結構一次又一次地畫對位置。答案是一套延續了六十多年、卻不斷自我革命的核心製程三件套：微影（lithography）、植入（implantation）與退火（annealing）。理解這三道工序，才能理解為什麼先進製程的投資門檻是天文數字，也才能理解 EDA 的設計規則檢查（DRC）背後到底在檢查什麼。

微影：用光雕刻奈米世界#

微影的原理類似暗房沖片：先在晶圓上塗佈一層光阻（photoresist）——一種對紫外光敏感的高分子材料；接著透過光罩（photomask）曝光，光罩上圖案的明暗決定光的分布；被曝光（或未被曝光，視光阻極性而定）的區域在顯影液中被溶解，於是光罩上的圖案就被「翻印」到晶圓表面的光阻上；最後以光阻為保護層進行蝕刻（etching），把圖案轉移到下層材料。

這套流程看似簡單，物理上卻受繞射極限制約。光學微影的解析度大致受 Rayleigh 準則支配： \(CD = k_1 \lambda / NA\) ，其中 \(\lambda\) 是光源波長， \(NA\) 是鏡頭數值孔徑。要畫更小的線，就得用更短波長的光：從 436 nm 的 g-line、365 nm 的 i-line，到 248 nm 的 KrF 準分子雷射、193 nm 的 ArF，每一代光源替換都是數十億美元的投資。業界還發展出浸泡式微影（immersion，193 nm 光經水層提升等效 NA）與多重圖案化（multi-patterning，同一層曝光兩次以上）來延命 ArF 機台。

真正的分水嶺是 EUV（extreme ultraviolet，13.5 nm）。EUV 的開發歷時二十餘年、燒掉上百億美元：13.5 nm 的光會被幾乎所有材料吸收，連空氣都不例外，所以 EUV 微影必須在真空裡用反射式鏡片（每片由數十層 Mo/Si 交替膜構成）進行，光源則是用雷射打擊錫漿滴產生電漿。ASML 因此成為全球唯一能供應 EUV 機台的公司，一台 High-NA EUV 售價超過三億美元——這個壟斷結構深刻影響了地緣政治與全球半導體供應鏈。EUV 在 2019 年由 TSMC 7 nm 量產起用，免去多重圖案化的部分負擔，但光阻統計噪聲（photon shot noise）帶來的 line-edge roughness 又成了新的變異來源。

離子植入：精準摻雜的化學調味術#

畫出圖案之後，摻雜（doping）決定了電晶體的電性。現代摻雜用的是離子植入（ion implantation）：把硼、磷或砷原子游離化，用磁場篩選出特定質量的離子，加速到數十 keV 至 MeV 的能量，射入晶圓表面。植入深度由能量決定，濃度由劑量（dose）決定，兩者都可精確控制——這比 1970 年代以前的擴散爐（把晶圓丟進高溫爐讓雜質自然擴散）精準好幾個數量級，也才使得超淺接面（ultra-shallow junction）成為可能。

離子植入的副作用是：高能離子會把矽晶格轟得千瘡百孔，造成輻射損傷（crystal damage）。摻雜原子如果不在正確的晶格位置上，是不會提供載子的。於是第三道工序登場。

退火：讓晶格癒合、讓摻雜歸位#

退火（annealing）就是高溫處理：讓矽原子重新排列回結晶狀態，並讓摻雜原子進入晶格位置（activation，活化）。關鍵矛盾在於：溫度不夠高，損傷修不好、摻雜不活化；溫度太高或太久，摻雜原子會繼續擴散，把好不容易做好的超淺接面弄糊了。這是經典的 trade-off。

業界的解法是快速熱退火（RTA，rapid thermal annealing），特別是 spike anneal：用高功率鹵素燈在數秒內把晶圓加熱到一千度以上，然後立刻降溫，讓「活化」的時間遠長於「擴散」的時間——準確說，是用時間尺度上的不對稱來打敗物理。到了 FinFET 時代，還發展出摻雜活化之外的退火用途，例如 Si:C 應力工程與鰭成形過程中的退火工序。

Gate stack 與 gate-last 革命#

閘極這一層的製程演變，是 2000 年代最戲劇性的一章。傳統的 SiO₂ 閘氧化層到了 90 nm 已薄到約 1.2 nm——只有五個原子層厚，電子直接穿隧過去，漏電流無法接受。解法是用介電常數更高的材料（high-k，如 HfO₂），在物理厚度較厚的情況下達到等效的電容——等效氧化層厚度（EOT）變薄了，穿隧卻變少。金屬閘（metal gate）則取代多晶矽，解決多晶矽空乏效應與費米能階釘扎的問題。Intel 在 2007 年的 45 nm Penryn 上量產 high-k metal gate，這是 1960 年代以來 MOS 閘極結構最重大的變革。

有趣的是製程順序之爭：gate-first（先做好閘極再做源汲極，需要高溫穩定閘極材料）與 gate-last（先做源汲極，最後才替換閘極材料，俗稱 replacement metal gate）。gate-last 允許閘極材料避開源汲極活化退火的高溫，電性較好，但要「挖洞再填」，製程更複雜。Intel、TSMC 採 gate-last 路線，GlobalFoundries 曾走 gate-first 後改弦更張——這場技術路線之爭直接影響了代工廠的競爭格局。

為什麼 EDA 必須懂這些#

這三道工序與 EDA 的關係是雙向的。一方面，微影的物理直接催生了整個 EDA 子領域：光學接近效應校正（OPC，optical proximity correction）用可變形狀的光罩補償繞射失真；反向微影技術（ILT）用數學最佳化計算光罩圖案；多重圖案化需要 coloring 演算法決定哪些幾何該用哪次曝光。這些演算法的計算量巨大，是 EDA 公司重要的戰場。

另一方面，植入與退火的統計性質決定了元件變異：摻雜離子落入通道的數量是泊松分布，一顆 FinFET 的通道裡可能只有數十顆摻雜原子，逐顆漲落直接造成電晶體之間的失配（mismatch）。設計者透過 PDK 的 corner 模型與蒙特卡洛模擬（詳見 2.4 節）來對抗這種隨機性——而這些模型參數，正是晶圓廠用無數 wafer 的實測數據，把微影、植入、退火每一道工序的效應「濃縮」出來的結果。

製程的每一步都寫進了設計規則與模型卡；工程師在電腦前按下的每一次驗證，背後都是這套物理與統計。下一節，我們就來看這些濃縮的產物——BSIM 模型。