7.4 UCIe 與開放生態：封裝介面的標準化之爭#

Chiplet 的技術問題解決之後，留下的是一個更古老的商業問題：介面歸誰定？如果每家公司的 die 之間用自家專屬的 die-to-die 互連，chiplet 生態就永遠只是少數幾家垂直整合大廠的內部事務。歷史在這裡重演了 1990 年代 PCI、2000 年代 USB 與近十年 PCIe 的劇本：開放標準把專屬介面變成公共基礎建設，市場才得以擴大。UCIe（Universal Chiplet Interconnect Express）就是這個邏輯在 chiplet 時代的重演。

UCIe 於 2022 年 3 月由 Intel 發起，創始成員包括 AMD、Arm、台積電、三星、Micron、SK hynix、微軟、Google、Meta、Cisco 與高通等十餘家涵蓋晶片、代工、記憶體與雲端服務的巨頭，隨後成立 UCIe Consortium 以開放形式管理規範。第一版 UCIe 1.0 規範定義了 die-to-die 介面的完整堆疊：實體層（PHY）規定 bump pitch 與訊號規格，分別針對先進封裝（interposer/RDL 上、10–25μm 級 pitch）與有機基板（標準封裝、較大 pitch）提供不同 profile；鏈路層定義 D2D 的 retries、錯誤處理；協定層則直接採用 PCIe/CXL 的 Flit 格式，使 UCIe 鏈路可以無縫承接 PCIe 生態的軟體堆疊——這個「借用既有協定層」的決定，大幅降低了採用門檻。UCIe 也定義了測試與健康狀態管理（管理介面），把 KGD 驗證與營運監控納入標準。

UCIe 之前，業界已有若干 die-to-die 互連的嘗試，理解它們才能理解 UCIe 的定位。Intel 的 AIB（Advanced Interface Bus）是先驅：Intel 在 2019 年前後把 AIB 以免權利金的形式授權，並與 DARPA 的 CHIPS 計畫合作推廣，甚至在開源流程中釋出 AIP（AIB IP），企圖打造開放的 die-to-die 生態。AIB 以 2μm 級 bump、寬而簡單的並列介面為特色，適合基板與 emib 類封裝。鐠啟（untsu）等新創與 ODSA（Open Domain-Specific Architecture，隸屬 OpenCompute Project 的 chiplet 工作群）則發展了 BOW（Bunch of Wires）這類極簡的有線並列介面——概念上是「把 die 邊界當成延長的匯流排」，用最少的邏輯換取最低延遲與功耗，適合同廠短距離 die 間連接。OpenCAPI、BoW 與 ODSA 的活動共同把「die-to-die 介面標準化」推上議程；當 Intel 在 2022 年把 AIB 與自家技術的能量轉投 UCIe、並將 AIB 以開源形式捐入 ODSA 時，產業界大致完成了從「各擁標準」到「共推一個」的收斂。UCIe 的優勢正是這種兼容性：低階可用 BOW 風格的 profile，高階可用完整 PCIe/CXL 堆疊，而成員陣容涵蓋了整條供應鏈。

標準化之爭不只是技術之爭，也是地緣政治之爭。2022 年通過的美國 CHIPS and Science Act 除了補貼本土晶圓廠，也明確資助先進封裝與 chiplet 相關研發；美國商務部的國家先進封裝製造計畫（NAPMP）把封裝視為供應鏈韌性的核心。對台灣而言，台積電的 CoWoS/SoIC 產能已經成為全球 chiplet 生態的實體基礎，UCIe 的成員名單中台積電的存在，正是這種「製造能力即話語權」的體現。地緣風險同時創造了需求：當單一地區的先進製程供應出現不確定性，把系統拆成 chiplet、讓不同 die 可在不同地區不同製程生產，本身就是一種供應鏈對沖。中國大陸則推動自己的封裝與互連自主方案，小晶片（chiplet）聯盟在 2023 年前後成立，標準競爭成為科技競爭的新戰場。

對 EDA 與 IP 產業，UCIe 打開了新的市場結構。一旦介面標準化，「買別人做好的 die」在商業上可行：設計公司可以整合第三方 chiplet（如 AI 加速 die、網路 die、HBM 已是慣例），IP 供應商開始販售 UCIe PHY die 級 IP，EDA 工具則需要支援 UCIe 的鏈路驗證、跨 die 的 protocol checker 與符合標準的籤核流程。Synopsys、Cadence 與 Siemens 都已在其 3D IC 平台中提供 UCIe IP 與驗證方案。開源生態也在跟進：RISC-V 社群把 chiplet 視為開放指令集的自然延伸——開放的 ISA 加上開放的 die-to-die 介面，理論上任何人都可以組裝自己的系統，這個願景驅動了學術界與新創對 open chiplet design kit 的探索。

歷史的教訓值得放在結尾。每一次開放介面標準的勝利（PCI、USB、PCIe），都伴隨著專屬方案廠商的陣痛與新玩家的湧入；UCIe 能否成為 die-to-die 的 PCIe，取決於規範的演進速度（UCIe 已陸續推出 1.1、2.0 版本，加入更寬頻寬與更遠距離的選項）、測試與互操作認證的成熟度、以及大廠之間的商業平衡。但方向已經明確：半導體產業從「一顆晶片一家公司」走向「一個系統一個生態」，而標準與 EDA 工具，正是讓生態裡陌生人之間能夠互相信任、互相組裝的契約與語言。從矽砂到晶片的旅程，最後一段路，是走進一個由標準文件與工具鏈鋪成的世界。