從 HDL 到晶片：EDA 原理與 veryl2chip 實作#

一本講解 EDA（電子設計自動化）核心原理的書，並以本專案 veryl2chip 的 Rust 原始碼作為貫穿全書的實作案例。 本書不是使用手冊（使用手冊見 manual/），而是深入「為什麼這樣做、演算法怎麼寫、資料結構長什麼樣」。

全書分六篇：

• 第 1 章 導論：EDA 在做什麼、veryl2chip 的整體架構。
• 第 2 章 前端：解析與模擬（veryl-sim 的世界）。
• 第 3 章 中端：綜合（veryl-eda 的核心：符號執行 → 閘級網表 → 最佳化）。
• 第 4 章 FPGA 後端：iCE40 / ECP5 映射、佈局繞線、位元流。
• 第 5 章 ASIC 後端：標準單元、實體設計、SKY130 PDK、GDS。
• 第 6 章 進階主題：RISC-V SoC 與 C 編譯器、虛擬麵包板、Web/WASM。

目錄#

• 第1章-導論：什麼是 EDA
  • 1.1-晶片設計流程總覽
  • 1.2-從 Verilog 到 Veryl：為何需要新的 HDL 工具鏈
  • 1.3-veryl2chip 專案架構與六萬行程式碼的地圖
  • 1.4-本書的閱讀路線與實驗環境
• 第2章-模擬器原理：veryl-sim
  • 2.1-事件驅動模擬的數學基礎：delta 週期與 NBA 排程
  • 2.2-解析 Veryl：Pratt 表示式剖析器與語法樹
  • 2.3-精細化 elaboration：層次展開、介面與 modport
  • 2.4-四值邏輯：0/1/x 的多字組位元向量實作
  • 2.5-時脈生成、initial 區塊與測試平台
  • 2.6-波型輸出：VCD 檔案格式與寫入器
  • 2.7-閘級模擬：gates.rs 如何讓模擬器跑綜合後的網表
• 第3章-邏輯綜合原理：veryl-eda 中端
  • 3.1-綜合總論：從行為描述到閘級網表的每一步
  • 3.2-符號執行：把 RTL 直接「執行」成閘的獨門做法
  • 3.3-if/case 變多工器、迴圈展開與函式內嵌
  • 3.4-always_ff 語意：正反器推斷與同步/非同步重置
  • 3.5-記憶體推斷：何時該是 Flip-Flop，何時該是 RAM
  • 3.6-網表資料結構：別名解析、雜湊共用與常數折疊
  • 3.7-組合迴路偵測與死邏輯清除
  • 3.8-以驗證驅動的最佳化：隨機模擬與窮舉證明常數節點
  • 3.9-查表法 LUT 覆蓋：切點演算法的理論與實作
  • 3.10-進位鏈辨識：全加器與 carry-save 結構
  • 3.11-yosys JSON 與結構化 Verilog 輸出
  • 3.12-等價性檢查：用 yosys 證明綜合沒有改錯
• 第4章-FPGA 後端原理
  • 4.1-FPGA 架構概論：LUT、進位鏈、可程式互連
  • 4.2-iCE40 映射：SB_LUT4、SB_CARRY 與 SB_DFF
  • 4.3-ECP5 映射：CCU2C 進位鏈與字串參數的陷阱
  • 4.4-BRAM 映射與 ROM 初始化
  • 4.5-自製佈局繞線（一）：讀懂 chipdb 位元流資料庫
  • 4.6-自製佈局繞線（二）：打包、退火佈局與 A* 繞線
  • 4.7-PathFinder 協商繞線與擁塞處理
  • 4.8-靜態時序分析：icetime 的模型與 Fmax 估算
  • 4.9-位元流生成與 nextpnr 的正確性對照
  • 4.10-時脈功率估算
• 第5章-ASIC 後端原理
  • 5.1-標準單元設計流程總覽：從網表到 GDS
  • 5.2-技術映射：樹覆蓋動態規劃與 BUF 樹
  • 5.3-全域佈局：模擬退火與行合法化
  • 5.4-全域繞線：GCell 模型與 Prim/A* 演算法
  • 5.5-詳細繞線：引腳存取點與 PDK 設計規則
  • 5.6-時鐘樹合成：H-tree 與 skew 控制
  • 5.7-靜態時序分析（ASIC）：NLDM 查表與 setup/hold
  • 5.8-電源網路與 PDN 生成
  • 5.9-實體版圖建構與 DRC 檢查
  • 5.10-GDSII 檔案格式與輸出
  • 5.11-PDK 整合：Liberty / LEF / DEF 的解析與應用
  • 5.12-SKY130 實戰：開源製程上的完整流程
• 第6章-進階主題
  • 6.1-RISC-V 處理器綜合實例：單週期與多週期核心
  • 6.2-C 子集編譯器：把 C 編到自己的 SoC 上
  • 6.3-RV32IMA 與 Zicsr：多週期核心的陷阱與中斷
  • 6.4-指令集模擬器 ISS：與 RTL 逐週期對照的方法
  • 6.5-虛擬開發板：活動驅動的週期模擬引擎
  • 6.6-位元流反解：從 .bin 回到邏輯設計
  • 6.7-週邊模型：UART、七段顯示器與 VGA 文字模式
  • 6.8-WASM 與瀏覽器 IDE：EDA 工具的前端化
  • 6.9-教學課程設計：如何用工具鏈教晶片設計
  • 6.10-專案工程學：Rust 多 crate、測試策略與開源發佈
• 附錄
  • A.1-術語對照表（中英）
  • A.2-原始碼檔案索引與行數地圖