《Veryl HDL：從 Verilog 的歷史走向現代硬體設計》#

本書講解 Veryl HDL——一個以 Rust 撰寫、可轉譯（transpile）為 SystemVerilog 的現代硬體描述語言。除了語法本身，本書也花了相當篇幅回顧 HDL 四十年的歷史脈絡：Gat e Array 到 Verilog 的誕生、商業 EDA 的形成、語言標準化的政治、開源 FPGA 工具鏈的興起，以及軟體工程方法論如何回頭重塑硬體設計流程。歷史部分均為真實事件，並盡量說明科技、經濟、制度、文化之間的驅動關係。