開源 EDA 的興起#

2020 年之前，「用開源工具設計真實晶片」被業界普遍視為不可能的任務。今天，學生用一台筆電、零授權費，就能把 RISC-V 核心送到 TSMC 的製程上流片。這個翻轉不是單一事件，而是一連串工具、製程與制度創新的疊加。

工具：Yosys 與 nextpnr#

一切始於 Clifford Wolf。他在 2010 年代初期開發 Yosys——一個以 C++ 撰寫的開源綜合器，把 Verilog 轉成內部表示（RTLIL），再映射到各種目標。Yosys 的重要性不只是免費：它的 IR 與腳本化設計讓「綜合」這個黑箱第一次可以被閱讀、修改與研究，成為後來整個開源硬體工具鏈的地基。

佈局繞線曾經是更大的缺口。nextpnr 在 2018 年前後接棒：一個架構中立的開源 P&R 框架，配上各目標的架構描述（chipdb）。Project IceStorm 於 2015 年反向工程 Lattice iCE40 位元流，是關鍵前哨戰——它證明了「沒有簽 NDA 也能把開源位元流燒進真晶片」。之後 ECP5、Nexus 等架構陸續支援，形成完整的開源 FPGA 鏈。

製程：OpenPDKs 與 SKY130#

有了設計與綜合工具，還需要製程設計套件（PDK）——告訴你每個電晶體在這個製程上長什麼樣的規則檔。2020 年，Google 與 efabless 合作，將 SkyWater 的 SKY130（130 nm CMOS）製程以開源授權釋出，納入 OpenPDKs 專案。這是第一次一個可實際流片的商業製程完全開放：DRC/LPE 規則、SPICE 模型、標準單元庫（如 sky130_fd_sc_hd）人人可下載。130 nm 以今天的標準很舊，但足以做處理器與學術驗證；重點是「封印解除」——設計開源晶片不再需要簽保密協議。

制度：MPW 與 Tiny Tapeout#

工具與製程開放後，最後的門檻是錢：一次 MPW（multi-project wafer）shuttle 流片要數萬美元。efabless 的 MPW 計畫把這個成本攤到數十個專案上，個人專案以數百美元上車成為可能。更激進的是 Matt Venn 在 2021 年發起的 Tiny Tapeout：把數百個小設計塞進一格晶片面積，單一設計的成本壓到一百美元上下，讓高中生與業餘玩家都能擁有自己的矽。這是制度創新的教科書案例：技術沒有再進步，是商業模式的重新設計打開了參與的大門。

晶片設計民主化#

把這條線放進歷史脈絡：1970 年代晶片設計是少數公司內部實驗室的專利；1980 年代 Mead–Conway 的 VLSI 方法論與 MOSIS shuttle 讓大學首次能低成本流片；2010 年代 RISC-V 打開 ISA；2020 年代 SKY130、Yosys、OpenROAD、MPW、Tiny Tapeout 打開工具與製程。Mead–Conway 當年的名言大意是：讓設計規則成為任何人都能使用的介面——五十年後，這個願景以開源的形式真正兌現。

DARPA 在 2010 年代末資助 OpenROAD 專案，目標是「24 小時內從 RTL 到 GDS」的全自動化開源後端——把佈局、時脈樹、繞線、簽核工具全部開源。政府資助扮演了市場不願承擔的角色，正如當年 DARPA 之於網際網路。EDA 的開源化不是要取代 Cadence/Synopsys 在先進製程的地位，而是把「入門與教育」的門檻降到零——就像 Linux 沒有消滅商用 UNIX，卻讓全世界的人都用上了作業系統。

教育與人才結構的改變#

民主化的深層影響在教育。過去學生只有在進入大公司後才第一次接觸後端工具，因此「會寫 RTL」與「懂晶片」之間有一道工具牆；如今開源鏈讓學生在課堂上就能完整走過 P&R 與流片，第一份工作前的經驗曲線被大幅提前。人才結構因此改變：小團隊、新創公司、開發中國家的工程師，第一次有機會參與從規格到矽的全程。歷史上，工具的民主化幾乎總是帶來設計的多樣化——個人電腦之於軟體、FPGA 之於原型、如今開源 EDA 之於晶片。

下一節，我們回到本書的主角：Veryl 的誕生與成長。